數據采集技術論文(2)
數據采集技術論文篇二
基于FPGA的高速數據采集同步技術實現
摘 要
數據采集合并系統是數字化變電站中電子式互感器和二次設備之間的重要接口，針對其多任務、大流量、高可靠性和強實時性等要求，本文提出了一種基于FPGA的高速數據采集合并系統設計方案。系統利用FPGA的快速數據處理能力，實現了多任務、大流量并行處理以及多路采樣信號的實時同步，節省了通信開銷，增強了實時性。系統可并行處理最多16路數據任務，總數據吞吐率可達50Mb/s，系統平均延時低于1us，均高于國家標準。本系統已裝備某型電力設備，投入應用。
【關鍵詞】FPGA 數據采集 差值同步
隨著計算機，通信，自動化等技術在電力工業的應用，電網的智能化水平得到了極大地提升，全數字化變電站自動化系統即將得到廣泛的應用。數字化變電站是以標準的通信規約為基礎，通過電子式互感器(ECT/EVT)、智能化一次設備、網絡化二次設備分層構建，建立全站統一的數據模型和數據通信平臺，實現變電站內設備數字化通信和互操作、以及信息全網共享的現代化變電站。數字化變電站的關鍵點在于電子式互感器同步采集多路(最多12路)信號的幅值和相位數據后按照規定的格式發送給二次設備，這些數據一般都是來自不同間隔，而又必須保證這些數據是同步的。所以本文設計了一個具有多任務處理、通信流量大、高可靠性和強實時性等特點數據采集合并系統，使其滿足對電子式互感器的接口要求。
1 設計方案
各類文獻中針對數據采集合并系統的實現方法主要大致有兩種：一種是基于FPGA+DSP結構的同步采樣方法;另一種是基于FPGA+ARM結構的同步采樣方法。這兩種方法都是利用FPGA進行采樣數據的接收和處理，利用DSP或ARM芯片實現通信的功能，將采樣數據按格式打包發送給二次設備。為了保證數據的同步，兩種方法都采用了同步采樣法，即按設定的采樣速率由FPGA產生采樣脈沖發送給電子式互感器，互感器接收到采樣信號后開始進行采樣動作并將數據發送給FPGA，由FPGA將數據整理后才傳送至主控芯片。這兩種方法實現的合并單元有一定的局限性：
(1)由FPGA+DSP或FPGA+ARM組成的系統雖然資源豐富，可以滿足多任務、大流量、高可靠性的特點，但開發這樣的裝置需要兩個龐大的系統，與外圍接口電路也會很復雜，設備開發成本高、經濟性差。
(2)由于采樣方式是同步采樣，電子式互感器和采集合并系統之間需要上行和下行兩條通信線路，增加了線路的架設成本。
(3)同步采樣的可靠性不能保證，由于線路的延時不同，即使是FPGA向多個電子式互感器同時發送了同步采樣信號，但互感器的采樣不能保證絕對的同步，為后面測量和保護數據的計算帶來了誤差。
針對上述系統的局限性，本文提出了一種基于FPGA的多路數據高速異步采集合并系統。該系統利用FPGA芯片的強大功能，以一片FPGA芯片為核心取代了上述系統的雙核結構，實現了實時接收電子式互感器采集的數字信號，并利用插值運算將采集的數據進行同步，使系統無需使用同步采用，大大提高了系統的實時性和可靠性，降低了系統的設計和運營成本。
2 系統實現
2.1 系統的硬件組成
本設計主控芯片采用altera公司的低功耗、高性能FPGA芯片EP4CE40F23C7。該芯片具有39600個邏輯單元(Logic Elements， LE)、232個M9K程序存儲模塊，4個鎖相環，1161216位片上RAM資源，最多329個用戶定義I/O，芯片資源非常豐富，完全符合設計要求。整個硬件系統以該芯片為核心，通過光纖通信，將采集來的數據分通道送入FPGA中，由FPGA對各個通道的數據進行并行處理，最后按照標準組合成數據幀通過光纖傳送給二次設備。硬件構成框圖如圖1所示：
為了給硬件生產提供方便，本文在硬件設計中加入了兼容性設計，如表1所示。表1中三種FPGA芯片其資源均可滿足本系統的要求，而且封裝皆為484腳BGA封裝。通過比對三個芯片的管腳，可以看到除了表1中所列出的21個管腳功能不一樣以外，這三個芯片其余管腳功能完全一模一樣。在PCB設計時，按照表1中兼容后管腳定義一列來設計硬件，就可以完成三個芯片的兼容性設計。這樣在生產時三個芯片皆可以使用，避免了因芯片市場波動所造成的生產中斷和成本波動，保障了生產效率。
2.2 系統的軟件設計
系統的主要工作任務是接收最多12路的采樣信號，對采樣信號進行同步處理，然后按照約定格式組幀并發送到二次設備。根據系統要求，按照自頂向下的模塊化軟件設計思路將整個系統分為兩個核心模塊：串行數據接收模塊、數據同步模塊。
2.2.1 串行數據接收模塊
本模塊實現接收遠方一次設備通過光纖傳來的串行數據幀。數據幀格式如圖2所示，1位起始位，8位數據位，1位停止位，1位空閑位，無奇偶校驗位。雙字節數據，高字節先發，低字節后發，通信波特率為2M。一個完整的數據包包含10幀數據，每幀數據11位，總計110位數據，可以一次傳輸4路采樣信號。串行數據接收模塊流程圖如圖3所示。
2.2.2 數據同步模塊
一次設備AD采樣點數是一個周波(50Hz)采200個點，而二次設備利用測量和保護數據進行計算時只需要80采樣點。而且許多二次設備需要的采樣信號來自不同設備、不同間隔的電流和電壓信息，如圖5所示，因此，必須使不同協議規則的電流和電壓信息同步到統一的時間間隔上。
本系統利用差值同步法，將不同間隔的數據同步到同一間隔上，差值同步法計算公式如圖6所示。本模塊的目的就是找到同步點的左右時標和左右通道數據，然后帶入公式計算得到同步點的差值數據。
3 實驗結果與分析
將以上兩個關鍵模塊設計好后，在頂層將這些模塊聯合起來，就組成了數據采集合并系統總模塊，如圖6所示。經過編譯，可以看到總模塊共消耗3240個邏輯單元和48個M9K程序存儲模塊。一個數據采集合并系統模塊可以并行處理4路采樣數據，而整個系統最多有12路采樣數據，需要用到3個這樣的模塊，芯片硬件資源消耗不到25%，芯片的資源完全滿足系統的要求。
我們得到了總模塊的時序仿真圖如圖7所示。從時序圖中可以看出，遠方一次設備每隔100us采樣一次，一個完整的數據包總計110位數據，按照2M波特率計算，需要55us時間來傳送，剩余45us為空閑時間。利用FPGA并行工作的特點，可以同時對12路數據進行差值同步，從而保證了在45us的時間內完成數據的同步和交互的任務，滿足了系統實時性和高可靠性的要求。
4 總結
本文設計了一個基于FPGA的高速數據采集同步系統，用FPGA作為核心處理器，實現了數據接收、數據同步和數據通信的三大功能，仿真實驗表明：基于FPGA的多路數據采集合并系統方法可行，可以滿足合并單元多任務、大流量、高可靠性的需求。此外，系統硬件簡單，通用性好，成本低廉，具有廣闊的應用前景。
參考文獻
[1]胡國，唐成國，徐子安.數字化變電站新型合并單元的研制[J].電力系統自動化，2010，34(24).
[2]金午橋，洪憲平.變電站自動化新技術的應用研究[J].電網技術，2000，24(5).
[3]郭志忠.電子式電流互感器研究評述[J].繼電器，2005，33(14).
[4]殷志良，劉萬順，秦應力.一種基于FPGA技術的電子式互感器接口實現新方法[J].電力系統自動化，2004，28(14).
[5]劉琨，周有慶，張午陽.電子式互感器合并單元時間同步問題的解決方法[J].電力系統通信，2006，27(161).
[6]求是科技.CPLD/FPGA應用開發技術與工程實踐[M].北京：人民郵電出版社，2005.
作者簡介
魏欣(1981-)，男，江蘇省揚州市人。碩士學位。工程師。現為南京信息職業技術學院講師。主主要研究方向為嵌入式系統、信號處理。
孫(1982-)，女，江蘇省泰州市人。碩士學位。工程師。現為南京信息職業技術學院講師。主要研究方向為通信傳輸技術、信號處理。
作者單位
南京信息職業技術學院 江蘇省南京市 210023
看了“數據采集技術論文”的人還看：
1.大數據學術論文
2.逆向工程技術論文
4.如何寫技術論文
數據采集技術論文(2)
